Сотрудниками лаборатории Digital Lab и кафедры КЭВА А.Варфоломеевым, Е.Коротким , А.Романовым и А.Лысенком по тематике проводимых научных исследований подготовлены 3 доклада на Средиземноморскую конференцию по встраиваемым системам MECO 2012 (19-21 июня 2012г., г.Бар, Черногория, www.meco2012.com) на следующие темы:
• A. Varfolomieiev, V. Dzyuba, O. Lysenko. Implementation of a Real-Time Object Detection System on a TI TMS320DM6437 DSP; • I. Korotkyi, O. Lysenko. Application-Specific Network-on-Chip with Link Aggregation; • O. Romanov, O. Lysenkо. “The Comparative Analysis of the Efficiency of Regular and Pseudo-optimal Topologies of Networks-on-Chip Based on Netmaker”.
Все 3 доклада уже получили одобрение рецензентов и включены в техническую программу конференции!
Планируется, что после окончания форума тексты докладов в виде статей будут опубликованы в монографии “ Advances and Challenges in Embedded Computing ”. Vol. 1, ISSN 1800-945X.
30.03.2012
Лаборатория Digital Lab примет участие в работе Средиземноморской конференции по встраиваемым системам MECO 2012 (19-21 июня 2012г., г.Бар, Черногория, www.meco2012.com), во время которой планирует провести 2 выездных семинара на следующие темы:
• “SoC Design Methods and Tools”; • “DSP Design in an Educational and Research Process”. C программами обеих семинаров можно ознакомиться по ссылке: http://meco2012.com/file/meco_2012_seminar_ntu_ukraine.pdf
Уважаемые коллеги !
ПРИГЛАШАЕМ ВСЕХ ЖЕЛАЮЩИХ
на постоянно действующие курсы обучения специалистов предприятий и учебных заведений по следующим направлениям
1. Базовый курс “Основы проектирования в САПР Quartus II”
Введение - основные направления деятельности компании ALTERA;
- возможности САПР Quartus II;
- методология проектирования ПЛИС.
Создание проекта в САПР Quartus II - создание проекта с помощью New Project Wizard;
- работа с навигатором проекта Project Navigator;
- служебные файлы проекта;
- работа с проектом:
а) архивация и восстановление;
б) создание копии проекта;
в) создание версии проекта.
Создание исходных файлов - типы исходных файлов;
- текстовые файлы и текстовый редактор;
- графический редактор, библиотека мегафункций, генератор мегафункций MegaWizard Plug-in Manager;
- редактор описания конечных автоматов;
- редактор содержимого блоков памяти.
Компиляция проекта - процесс компиляции проекта в САПР Quartus II, окна статуса и сообщений;
- просмотр результатов компиляции:
а) отчет компилятора;
б) окна просмотра результатов синтеза: схемотехническое (RTL Viewer) и технологическое (Technology Map Viewer);
в) редактор топологии кристалла (Chip Planner).
Установки и назначения в проекте - управление процессом синтеза и трассировки;
- установки в проекте: диалоговое окно установок (Settings Dialog Box), управление синтезом, трассировкой и компиляцией;
- назначения в проекте: редактор назначений (Assignment Editor) и примеры назначений;
- встроенные вспомогательные утилиты Design Assistant и Optimization Advisors.
Назначение контактов ввода/вывода - способы назначения контактов;
- редактор назначения контактов Pin Planner;
- назначение контактов с помощью файлов CSV, языка Tcl, атрибутов языков HDL;
- анализ назначенных контактов ввода/вывода.
Моделирование проекта* - типы файлов, используемые для моделирования;
- настройки встроенного симулятора (Simulator);
- создание графического файла для моделирования, редактор Waveform Editor;
- текстовые файлы для моделирования (TestBench);
- анализ результатов моделирования;
- точки останова.
* - вместо блока «моделирование проекта» может быть прочитан блок «временной анализ».
2. Базовый курс “Основы языка Verilog”
Введение - назначение языка Verilog;
- основные понятия языка;
- другие HDL языки.
Описание компонентов на языке Verilog - понятие «модуль» и входящие в его состав компоненты;
- порты;
- данные и их типы.
Присвоение значений. Числа и операторы - представление чисел;
- основные операторы языка Verilog.
Поведенческое описание устройств - постоянные назначения;
- процедурные назначения:
а) оператор initial;
б)оператор always;
- блокирующее и неблокирующее назначения;
- указание временных задержек;
- процессы, лист чувствительности процессов;
- оператор if – else;
- оператор case;
- операторы цикла;
- синхронные и асинхронные устройства;
- параллельные и последовательные блоки;
- процедуры и функции (подпрограммы).
Структурное описание устройств - структурные уровни представления устройства;
- примитивы языка Verilog и способы их подключения;
- пользовательские примитивы;
- указание внутренних задержек.
Функциональное моделирование - структура проекта, предназначенного для моделирования;
- файл стимулов;
- синтезируемые и несинтезируемые операторы.
Приложение - системные процедуры и функции;
- директивы компилятора.
3. Базовый курс “Анализ и моделирование устройств в САПР Quartus II”
Введение - задачи анализа;
- встроенные возможности САПР Quartus II.
Моделирование в среде ModelSim-ALTERA
- основы интерфейса среды ModelSim;
- подготовка проекта к моделированию;
- служебные файлы проекта;
- совместная работа Quartus II и ModelSim;
- подключение библиотечных функций ALTERA при моделировании.
Анализ потребляемой мощности
- встроенные возможности САПР Quartus II;
- статическая и динамическая потребляемая мощность;
- вспомогательная утилита Power Optimization Advisor;
- вспомогательная утилита Early Power Estimator;
- встроенная утилита PowerPlay Power Analyzer.
Встроенные средства отладки проекта
- утилита SignalProbe;
- утилита In-System Sources&Probes;
- топологический редактор Chip Planner;
- встраиваемый логический анализатор SignalTap.
4. Базовый курс “Оптимизация проектов в САПР Quartus II”
Введение
- задачи оптимизации проекта.
Метод прогрессивной компиляции
Фиксированные логические области.
Средства оптимизации проекта
- утилита Design Assistent;
- утилита Optimization Advisor;
- утилита Design Space Explorer.
Оптимизация проекта по быстродействию .
Оптимизация проекта по ресурсам .
Оптимизация проекта по потребляемой мощности .
5. Базовый курс “Встраиваемое процессорное ядро Nios II”
Введение
- назначение и архитектура процессорного ядра Nios II.
Утилита SOPC Builder.
Разработка прикладного программного обеспечения.
Отладка программного обеспечения.
Моделирование процессорного ядра .
Архитектура внутренней шины Avalon .
Подключение к процессору пользовательских устройств .
Команды пользователя .
Поддержка отладочных средств .
6. Расширенный курс по языку Verilog
- базовые конструкции языка Verilog;
- синтезируемые конструкции языка Verilog;
- создание логических компонентов;
- методы реализации конечных автоматов;
- оптимизация исходных кодов для FPGA;
- создание тестовых файлов (testbench).
7. Курс “Временной анализ проектов в среде Quartus II”
- возможности встроенной утилиты TimeQuest;
- основные временные характеристики проекта;
- анализ полученных результатов;
- временные назначения для тактовых сигналов;
- временные назначения контактам ввода/вывода;
- временные назначения для асинхронных сигналов;
- исключение цепей из временного анализа.
8. Курс “Разработка проектов системного уровня (DSP Builder)”
- возможности встроенной утилиты DSP Builder;
- знакомство с САПР MatLab и Simulink;
- основные этапы проектирования с использованием утилиты DSP Builder;
- библиотека системных модулей;
- моделирование проектируемой системы;
- отладка системы, созданной с помощью утилиты DSP Builder;
- использование библиотечных функций в системе.
Цифровая обработка сигналов, в том числе изображений [показать][cкрыть]
1. Курс “Основы цифровой обработки сигналов”
- цифровые сигналы и их статистические характеристики;
- линейные системы и их свойства;
- свертка сигналов;
- преобразование Фурье. Прямое и обратное дискретное преобразование Фурье;
- алгоритм быстрого преобразования Фурье;
- основы цифровой фильтрации;
- сверточные фильтры (КИХ-фильтры);
- рекурсивные фильтры (БИХ-фильтры).
2. Курс “Основы цифровой обработки изображений”
- цифровая обработка изображений в среде Matlab:
основы и особенности среды Matlab;
базовые функции для работы с изображениями;
- способы повышения качества изображений:
повышение резкости за счет ВЧ фильтрации;
подавление шума за счет НЧ и медианной фильтрации;
- сегментация изображений:
пороговая обработка, метод Отсу;
сегментация по водоразделам;
сегментация путем кластеризации по k -средних;
- морфологические операции над изображением:
основы теории множеств и операторы эрозии и дилатации;
анализ связных компонент и морфологическая реконструкция;
- основные подходы к регистрации и распознаванию изображений:
методы поиска изображения по шаблону;
нейронные сети в задачах распознавания изображений;
обзор специальных методов обучения и распознавания.
Цифровые сигнальные процессоры [показать][cкрыть]
1. Курс “Архитектура DSP-процессоров семейства С2000. Часть 1.”
- знакомство с архитектурой процессора TMS320F2812;
- знакомство со средой разработки программного обеспечения Code Composer Studio;
- цифровые порты ввода/вывода;
- система прерываний;
- событийное устройство (Event Manager);
- встроенный АЦП;
- встроенные интерфейсы: SPI, SCI, CAN.
2. Курс “Архитектура DSP-процессоров семейства С2000. Часть 2.”
- программирование встроенной Flash-памяти;
- библиотека математических функций IQ-Math;
- разработка программного обеспечения с использованием DSP/BIOS;
- начальный загрузчик Boot-ROM;
- реализация КИХ-фильтра;
- управление электродвигателем.
3. Курс “Архитектура DSP-процессоров семейства С5000. Часть 1.”
- знакомство с архитектурой процессора TMS320С5510;
- знакомство со средой разработки программного обеспечения Code Composer Studio;
- особенности языка ассемблер; система обработки прерываний;
- разработка программного обеспечения с использованием DSP/BIOS;
- блок прямого доступа к памяти (ПДП);
- встроенные интерфейсы: McBSP, EHPI;
- начальный загрузчик Bootloader.
4. Курс “Архитектура DSP-процессоров семейства С5000. Часть 2.”
1. Курс “Архитектура RISC-процессоров семейства MSP430 TI. Часть 1.”
- архитектура МК MSP430FG4618;
- система команд;
- САПР IAR Workbench;
- параллельные порты в/вв;
- аппаратный умножитель;
- аналоговый компаратор Comparator_A;
- аналогово-цифровой преобразователь ADC12;
- цифро-аналоговый преобразователь DAC12.
2. Курс “Архитектура RISC-процессоров семейства MSP430 TI. Часть 2.”
- последовательные интерфейсы UART, SPI и I2C;
- таймеры/счётчики;
- операционные усилители;
- контроллер ЖКИ LCD_A.
3. Курс “Архитектура RISC-процессоров семейства AVR Atmel. Часть 1.”
- архитектура МК AT90S8535;
- система команд;
- САПР AVR Studio;
- работа с ОЗУ и ЭППЗУ;
- режимы пониженного энергопотребления;
- прерывания;
-особенности написания и отладки программ на С под МК.
4. Курс “Архитектура RISC-процессоров семейства AVR Atmel. Часть 2.”
- параллельные порты в/вв;
- источники сброса;
- аналоговый компаратор AC;
- аналогово-цифровой преобразователь ADC;
- таймеры/счётчики;
- последовательные интерфейсы UART, SPI.
Беспроводные сети ZigBee [показать][cкрыть]
1. Курс “Беспроводные сети ZigBee на базе МК MSP430 и радиомодема СС2420 TI ”
топологии сетей ZigBee;
маршрутизация и арбитраж в беспроводных сетях;
архитектура 2,4 ГГц-радиомодема СС2420
взаимодействие радиомодема СС2420 и МК MSP430;
структура ZigBee-модуля TMote Sky (или MSP-EXP430FG4618);
отладочные средства для ZigBee решений: СС2420DK Development Kit, ПО SmartRF Studio и IEEE802.15.4 Packet Sniffer;
исследование сети ZigBee с топологией “точка-точка”.
Каждый из предлагаемых курсов состоит из теоретической и практической (лабораторной) части. Курс рассчитан на пять занятий по 4 часа. Общая продолжительность одного курса – 20 часов.
Начало занятий –
Запись на курс - 4549538, 4549363.
Контактные лица – Антонюк Александр Игоревич,
Мережаный Павел Григорьевич.
Сроки начала курсов уточняйте по телефонам 4549538, 4549363.
ПРИГЛАШАЕМ К СОТРУДНИЧЕСТВУ
на базе нижеуказанных электронных платформ по направлениям:
- подготовка выпускников "под заказ" предприятий
- обучение и повышение квалификации специалистов предприятий
-
выполнение НИОКР
> ПЛИС фирмы ALTERA :
MAXII
Stratix II
Cyclone II
> AVR RISC -микроконтроллеры фирмы Atmel
> Беспроводные технологии ZigBee стандарта IEEE 802.15.4 на основе радиомодемов Chipcon - Texas Instruments
> Микроконтроллеры и DSP -процессоры фирмы Texas Instruments :
RISC -микроконтроллеры серии MSP 430
DSP -процессоры С24х, С28х и С55х
Прецизионные микроконтроллеры MSC 12 xx
КУРСЫ ОБУЧЕНИЯ
СПЕЦИАЛИСТОВ ПРЕДПРИЯТИЙ
Базовые курсы обучения Quartus II:
> Основы проектирования
> Оптимизация проекта
> Временной анализ
> Верификация проекта
> Введение в язык VHDL :
базовые конструкции языка
примеры использования
> Проектирование с использованием Nios II и SOPC Builder:
проектирование архитектуры
разработка ПО
Для закрепления материала курсов слушателями выполняются лабораторные работы с использованием отладочных модулей Cyclone Nios Development Board.
НАВЧАЛЬНІ КУРСИ для спеціалістів підприємств
по платформіTexas Instruments
> Базові курси навчання по DSP:
• архітектура процесорів сімейства C 2000
• архітектура процесорів сімейства C 5000
• основи роботи у САПР Code Composer
> Базові курси навчання по MSP430:
• архітектура RISC-мікроконтролерів сімейства MSP430
• основи роботи у САПР IAR Workbench
> Базовий курс навчання по MSC 12 xx:
• особливості архітектури мікроконтролерів сімейства MSC12xx
Для закріплення матеріалів курсів слухачами виконуються лабораторні роботи з використанням оціночних модулів (DSK Evaluation Boards)
НАВЧАЛЬНІ КУРСИ для спеціалістів підприємств
по платформіXilinx
БАЗОВІ КУРСИ НАВЧАННЯ:
> Архітектура основних сімейств ПЛІС: • VIRTEX
• SPARTAN
• XC9500
• COOL RUNNER
> Основи роботи у САПР WebPACK ISE: • етапи проектування
• синтез проекта
• верифікація проекта
> Введення у мову VHDL:
• базові конструкції
• приклади
Официальный Центр обучения фирмы Альтера в Украине, работающий на базе учебно-научной лаборатории цифровых технологий кафедры КЭВА факультета электроники НТУУ “КПИ”, предлагает постоянно действующие курсы обучения технологиям проектирования ПЛИС фирмы Альтера по следующим темам:
• Designing with the Quartus II Software for CPLD • Designing with the NIOS II Processor and SOPC Builder • Introduction to VHDL • Introduction to Verilog HDL • Designing with Cyclone & Cyclone II Devices • Designing with Stratix II Devices • Analyzing Designs Using Mentor Grafphic's ModelSim-Altera • Simulation Tool
Лабораторный практикум выполняется каждым слушателем индивидуально в среде Quartus II ver. 7.2 с использованием модулей NIOS Development Kit Cyclone Edition. Объем занятий – 20 часов.
Предоставляются фирменные методические материалы, адаптированные преподавателями университета. По окончании курсов слушателям выдаются сертификаты фирмы ALTERA.
За справками обращаться по тел. 454-9538 (454-9363) к Лисенко Александру или по e-mail: lysenko@pson.ntu-kpi.kiev.ua
С марта 2003 г. нашей лабораторией проводятся курсы обучения специалистов предприятий и других заинтересованных лиц вопросам, связанным с разработкой цифровых приборов и систем на базе следующих платформ:
1. Микромощных RISC микроконтроллеров серии MSP430 фирмы Texas Instruments в интегрированной среде проектирования Kickstart.
2. Однокристальных AVR RISC микроконтроллеров фирмы Atmel в интегрированной среде проектирования AVR Studio и/или IAR Systems.
3. DSP-процессоров семейства TMS320C24x фирмы Texas Instruments в интегрированных средах проектирования Code Composer, Code Explorer.
4. ПЛИС фирмы Altera в интегрированной среде проектирования MAX+PLUSII.
Курсы проводятся как в индивидуальном, так и групповом режиме в соответствии с базовым (стандартным) или согласованным с Заказчиком учебным планом. Проведение занятий предполагает также изучение и работу с инструментальными средствами в виде оценочных модулей Starter Kits.
Сроки обучения - в среднем 7-10 дней (определяются содержанием учебного плана и уровнем начальной подготовки обучаемого).
Предлагаем Вашему вниманию каталог созданных нашей организацией совместно с Киевским НИИ отоларингологии в рамках государственных научно-технических программ "Медицинская техника Украины" и "Приборостроение Украины" аудиометрические и импедансометрические средства для субъективных и объективных исследований органа слуха человека, поставляемых нами в настоящее время под заказ.
С характеристиками приборов Вы можете ознакомиться в разделе "Разработки".
Новости
02.02.2012 По результатам доклада сотрудников Digital Lab та кафедры КЭВА Е.Короткого и А.Лысенко на Мировом Конгрессе по информационным и телекоммуникационным технологиям WICT-2011 (11-14 декабря 2011г., г. Мумбай, Индия) в реферируемом издании IEEE Xplore опубликована статья упомянутых выше авторов “Hardware Implementation of Link Aggregation in Networks-on-Chip”. Ознакомиться можно здесь.
30.12.2011 В декабре 2011г. лабораторией Digital Lab получены в рамках университетской программы компании Texas Instruments модули BeagleBoard-xM , имеющие процессорное ядро 1 ГГц ARM Cortex-A8, 800 МГц C64x+ DSP процессор, графический ускоритель PowerVR SGX530, 512 Мб SDRAM ОЗУ и обладающие широкими возможностями по подключению периферийных устройств.
Кроме этого , поступили оценочные модули OMAP35x EVM, построенные на базе процессора Texas Instruments OMAP3530 (720 МГц ARM Cortex-A8 / 520 МГц C64x+ DSP). Модуль имеет 256 Мб LPDDR ОЗУ, 256 MB NAND Flash ПЗУ, 3,7" сенсорный экран VGA/QVGA, разъем для подключения C MOS камеры, S-Video/компонентный/композитный видеовход и S-Video выход. На модуле также имеется 10/100Mbps Ethernet, SDIO, I2C, JTAG, аппаратная клавиатура, USB 2.0 и слот для карточек MMC/SD. Возможно подключение дочерней платы расширения с беспроводными интерфейсами WLAN и Bluetooth.
Указанные средства будут использованы как в учебном процессе при изучении дисциплины «Системы технического зрения», так и для проведения в лаборатории исследований магистрантами и аспирантами кафедры КЭВА в области цифровой обработки изображений.
25.10.2011 Сотрудниками лаборатории кафедры КЭВА Е. Коротким и А.Лысенко подготовлен доклад на Мировой Конгресс по информационным и телекоммуникационным технологиям WICT-2011 (11-14 декабря 2011г., г. Мумбай, Индия) на тему “Hardware Implementation of Link Aggregation in Networks-on-Chip”. Доклад уже получил одобрение 4-х рецензентов и включен в техническую программу Конгресса!
Планируется, что после окончания форума текст доклада в виде статьи будет опубликован IEEE.
01.07.2011 Коллектив лаборатории цифровых технологий (Digital Lab) поздравляет своего руководителя, заведующего кафедрой конструирования электронно-вычислительной аппаратуры, д.т.н. Лысенко Александра Николаевича с присвоением ему Министерством образования и науки, молодежи и спорта Украины ученого звания профессора !
12.05.2011 Коллектив Digital Lab поздравляет сотрудника лаборатории, старшего преподавателя кафедры конструирования электронно-вычислительной аппаратуры Лебедева Дениса Юрьевича с успешной защитой кандидатской диссертации на тему “Микрокомпьютерные средства слухового скрининга новорожденныхна основе методов педиатрической аудиометрии и регистрации отоакустической эмиссии” за специальностью 05.11.17 – “Биологические и медицинские приборы и системы”!
08.04.2011 Во время визита в НТУУ «КПИ» делегации Варшавского университета технологий (ВУТ) лабораторию Digital Lab посетил с визитом профессор факультета электроники и информационных технологий Института электронных систем ВУТ Анатолий Платонов. Состоялась презентация возможностей лаборатории и обсуждение направлений научного сотрудничества обеих сторон.
На фото: Во время встречи в лаборатории (слева направо) – проф. Варшавского университета технологий А.А.Платонов, мл. научн. сотр. Digital Lab П.Г. Мережаный и руководитель лаборатории цифровых технологий , д.т.н., проф. А.Н.Лысенко
05.12.2010 – 15.03.2011 По приглашению Европейского представительства университетской программы компании Texas Instruments учебно-научная лаборатория цифровых технологий в составе 20 мировых DSP -лабораторий принимала участие в тестировании материалов нового учебного C5000 BETA Test ROM (на базе модуля C 5505 “ eZdsp ):
29.11.2010 Ожидается получение исследовательского модуля типа DK - VIDEO -4 SGX 230 N . Audio Video Development Kit, Stratix IV GX ® Edition, обеспечивает среду разработки видео и фото изображений для инженеров-разработчиков. Комплект облегчает весь процесс проектирования, от разработки концепции до аппаратной реализации. В комплект входит FPGA Stratix IV EP4SGX230, САПР Quartus ® II для разработки программного обеспечения, специальные IP -ядра, в том числе Video and Image Processing Suite, последовательный цифровой интерфейс (SDI), а также источники питания, соединительные кабели и документация.
15.11.2010 Лабораторией получен о 9 модулей DE2 для использования в учебном процессе кафедры КЭВА и при проведении тренингов для специалистов предприятий и организаций Украины.
На плате расположена Altera Cyclone ® II 2 C 35 FPGA , что делает ее идеальным инструментом для изучения цифровой логики, организации процессора и FPGA.
> ПЛИС фирмы ALTERA :
> AVR RISC -микроконтроллеры фирмы Atmel 
> Беспроводные технологии ZigBee стандарта IEEE 802.15.4 на основе радиомодемов Chipcon - Texas Instruments 
> Микроконтроллеры и DSP -процессоры фирмы Texas Instruments :
Базовые курсы обучения Quartus II:
> Введение в язык VHDL :
> Проектирование с использованием Nios II и SOPC Builder:
> Базові курси навчання по DSP: 
> Базові курси навчання по MSP430: 
> Базовий курс навчання по MSC 12 xx: 
• VIRTEX 
• етапи проектування 
заинтересованных лиц вопросам, связанным с разработкой цифровых приборов и систем на базе следующих платформ:
AVR RISC микроконтроллеров фирмы Atmel в интегрированной среде проектирования AVR Studio и/или 
IAR Systems.
Кроме этого , поступили оценочные модули OMAP35x EVM, построенные на базе процессора Texas Instruments OMAP3530 (720 МГц ARM Cortex-A8 / 520 МГц C64x+ DSP). Модуль имеет 256 Мб LPDDR ОЗУ, 256 MB NAND Flash ПЗУ, 3,7" сенсорный экран VGA/QVGA, разъем для подключения C MOS камеры, S-Video/компонентный/композитный видеовход и S-Video выход. На модуле также имеется 10/100Mbps Ethernet, SDIO, I2C, JTAG, аппаратная клавиатура, USB 2.0 и слот для карточек MMC/SD. Возможно подключение дочерней платы расширения с беспроводными интерфейсами WLAN и Bluetooth. 
